METHOD AND	DEVICE FOR CONTROLLING DYNAMIC MEMORYREFRESHING
Patent Number:	JP60175294
Publication date:	1985-09-09
Inventor(s):	SHIGETA YOSHIHARU
Applicant(s):	FUJI XEROX KK
Requested Patent:	□ JP60175294
Application Number:	JP19840031038 19840221
Priority Number(s):	
IPC Classification:	G11C11/34
EC Classification:	
Equivalents:	
	Abstract
action for already us CONSTITUTION:A r used next, with resp power consumption refreshes all banks a	be power consumption and to inhibit occurrence of noise at the time of refreshing by performing a refreshing sed bank and not only bank being used but also bank to be used. The effeshing action is designed to be executed regarding a bank being used, bank already used and bank to be est to a bank using condition according to a sequence of a bank B, bank C and bank D, by which at the time of refreshing can largely be reduced compared with the conventional system which always as a whole, and at the same time, a waiting time is eliminated which is caused at the time of a dummy cycle by hing actions into a bank unit, thereby enabling a high efficient memory access action.
	Data supplied from the esp@cenet database - 12

											•			
	Ť													
	f													
	ζ.	9,7 · · · · · · · · · · · · · · · · · · ·												
		* * * * * * * * * * * * * * * * * * *	- 1							, ,				
	ř.						. 0	• , .	* .				•	
		ene j i.	. 	a † ,	v . u *	٠	9-3 •		**)* *	* / . · ·				
				,										
		-												
·														
												٠		
	•													
			,											



⑲ 日本国特許庁(JP)

① 特許出願公開

四公開特許公報(A)

昭60-175294

௵Int,CI,⁴

識別記号

庁内整理番号

砂公開 昭和60年(1985)9月9日

G 11 C 11/34

101

8522-5B

審査請求 未請求 発明の数 2 (全8頁)

の発明の名称

ダイナミックメモリのリフレツシュ制御方法および装置

②特 願 昭59-31038

②出 願 昭59(1984)2月21日

砂発明者 茂田

福老名市本郷2274番地 富士ゼロツクス株式会社福老名工

場内

⑪出 顧 人 富士ゼロックス株式会

東京都港区赤坂3丁目3番5号

2+

砂代 理 人 弁理士 木村 高久

卵細 和

1. 発明の名称

ダイナミックメモリのリフレッシュ制御方法お よび装置

2. 特許謝水の範囲

(1) 全配億領域が複数のパンクによって構成され、各パンクが所定の順序にしたがって順次アクセスされるダイナミックメモリに対してリフレッシュ制御方法において、前配各パンクの使用状態に対応して既に使用したパンク、使用中のパンクおよび次に使用するパンクに対してのみリフレッシュ動作を行うようにしたことを特徴とするダイナミックメモリのリフレッシュ制御方法。

©) 全記憶領域が複数のパンクによって構成されたダイナミックメモリに対するリフレッシュ制御を行うダイナミックメモリのリフレッシュ制御装置において、前記ダイナミックメモリにおける該当パンクを択一的に選択するパンク選択信号を出

カするデコーダ手段と、数デコーダ手段の出力の . うち最後にアクセスされるべく設定されたパンク を選択する前記パンク選択信号以外の各出力を各 別にラッチし眩ラッチ内容を一斉リセット信号が 入力されるまで一定レベルに保持するパシクアド レスラッチ手段と、酸パンクアドレスラッチ手段 の各出力とリフレッシュ動作時に入力されるリフ レッシュ要求信号との各論理機をとる第1の論理 積手段と、前記デコーダ手段の各出力と前記ダイ ナミックメモリの行アドレスストローブ信号との 各論理積をとる第2の論理裁手段と、該複数個の 第2の論理稅手段のうち最初にアクセスされるペ く設定されたパンクに対応した前記パンク選択信 母が入力される第2の論理裁手段の出力と前記り フレッシュ要求信号との論理和をとり、その出力 を前記最初にアクセスされるべく設定されたパン クの行アドレスストローブ端子に供給する第1の **幽理和手段と、前記第1の論理競手段の各出力と** 前配第1の論理和手段の入力にその出力を供給す る第2の論理積手段以外の前記第2の論理積手段

の各出力との各論理和を所定の競様でとり、その各出力を前記ダイナミックメモリの各所定のパンクの行アドレスストロープ端子に供給する第2の論理和手段とを具え、前配ダイナミックメモリの配憶内容の保持が不要とされるまで前記パンクアドレスラッチ手段に対する一斉リセット倡号の入力を控えるようにしたことを特徴とするダイナミックメモリのリフレッシュ制御装置。

3. 発明の詳細な説明 ・

(産業上の利用分野)

この発明は、全間値倒域が複数のパンクによっ て区分けされたダイナミックメモリに対するリフ レッシュ制御を行うダイナミックメモリのリフレ ッシュ制御方法および終價に関する。

〔從來技術〕

一般にダイナミック形のメモリは、メモリ来子のゲート部の寄生容量に電荷の形で記憶情報を保持するために、弱れ電流により所定時間を経過すると記憶情報が失われてしまう。したがって、一

入力される。そして該マルチ プレクサ3の出力は、 クイミングジェネレータ 7 から供給される翻御信 号8 L によって交互にダイナミックメモリ1のア ドレス端子 A D • - ァ に供給される。一方、リフ レッシュアドレス信号 R • - • はリフレッシュアドレスジ ェネレータ 4 から出力され、該リフレッシュアド レス信号 R • - • は前記クイミングジェネレータ 7 からの制御信号 8 L の制御によりマルチプレク サ3を介してダイナミックメモリ1のアドレス端 子に加えられる。

アービッタ6はリフレッシュ動作が行われている以外の期間においてCPU2からコマンド情報を受入れ、タイミングジェネレータ7からWE信号、CAS信号、RAS信号を出力する。WE信号はWEパッファ8を介してダイナミックメモリ1のWE 熘子に供給され、確込みの際のイネーブル信号として用いられる。CAS信号はCASパッファ9を介してダイナミックメモリ1のCAS 増子に供給され、列(コラム)アドレスのストロ

定時間(2 ms 程度)どとに配像セル内の情報を 増幅し再生する朗ゆるリフレッシュ動作が必要と なる。

第1 図に一般的なダイナミックメモリのアクセス装置の一例を示す。

第1図において、1 はダイナミック形のRAM アレイを用いたダイナミックメモリ、2 はCPU、3 はダイナミックメモリ1に加えるアドレス信号 (通常のアドレスはAo-is,リフレッシュアドレスはRo-s)切換え用のマルチプレクサ、4 は リフレッシュアドレスジェネレータ、5 はリフレッシュタイマー、6 はCPU 2 から出力されるコマンドとリフレッシュタイマ5 で発生されるリフレッシュ要求信号との切換え用のアービッタ、7 はタイミングジェネレータ、8 はライトイネーブル信号WE用のパッファ、9 はCAS 信号用のパッファ、10はRAS デコーダ、20はパンクアドレス信号用のラッチである。

CPU2から出力されるアドレス借号A₀-₁₈ は8ピットずつに分けられてマルチプレクサ3に

ープ信号として用いられる。RAS信号はRAS デコーダ10に供給され、該RASデコーダ10 でダイナミックメモリ1のパンク選択のための論 理がとられた後、ダイナミックメモリ1のRAS 端子に供給され、行(ロー)アドレスのストロー ブ信号として用いられる。D。--、はデータ信号 である。

第2図に、RASデコーダ10の従来の内部樹 成およびダイナミックメモリ1の概念的構成を示す。

ダイナミックメモリ1はダイナミック形のRAM アレイであり、この場合全記版容量が256形パイトであるとする。通常、このような大容量のメモリは全記像領域が複数のパンクによって区分けされており、この場合は64 Kパイトを単位パンクとした4 パンク構成(パンク A 乃至パンク D)であるとする。

RA8デコーダ10は2ビット入力4ビット出力のデコーダ11および数個の論理ゲートによっ ・で構成されている。デコーダ11の入力端子には

次に、従来のリフレッショ制御について説明する。ここでは、128サイクルで各パンクの全領域をリフレッショする場合について説明する。前述したようにダイナミックメモリ1の各配値セルは2ms に1回リフレッショをすることが必要なために、これを128サイクルで行おうとすると、15.6 ms ずつに1回のリフレッショが必要なことになる。したがってリフレッショアドレスジェネレータ4では15.6 ms にひとつづつ更新されるようなリフレッショアドレス信号R。- のを発生し、これをマルチプレクサ3を介してダイナミックメ

モリ1の各パンクA,B,C,Dに共通化入力する。一方、リフレッシュタイマー5では、15.6 AS ごとにリフレッシュ及求信号RPSHをアービック6、タイミングジェネレータ7を介してRAS デコーダ10に出力する。リフレッシュ要求信号RFSHが入力されると、RASデコーダ10内のゲート12,13,14,15の各出力は同時に論理レベルでロウレベルとなり、ダイナミックメモリ1の各パンクA,B.C,Dの行アドレスストローブ嫡子RASO,RASI、RAS2、RAS3は同時に論理レベルでロウレベルとなり全てのパンクが一度に選択されるようになる。第3回に、上述した従来のRASオンリーリフレッシュのタイムチャートを示す。

このように、従来のリフレッシュ制御方式では、 各パンクを全て一括してリフレッシュ動作を行う。 このため、第4図に示すRASオンリーリフレッ シュサイで、各パンクのRAS 嫡子(RASO, RAS1、RAS2、RAS3)の立下がりおよ び立上がりの両変化時点において消費電力がそれ

ぞれピークを示し、またとれに伴ってノイズが発生し装敵に誤動作を発生させることがあった。 (発明の目的)

この発明は上記実情に殺みてなされたものであり、ダイナミックメモリのリフレッシュ時の消費 電力を低級するとともに、不要なノイズの発生を 防止するようにしたダイナミックメモリのリフレッシュ制御方法および装置を提供することを目的 とする。

(発明の构成)・ *

との発明では、各パンクの使用状態に対応して 既に使用したパンク、使用中のパンクおよび次に 使用するパンクに対してのみリフレッシュ動作を 行わせるようにし、現時点までに使用されていな いパンクについてはリフレッシュ動作を実行せず 特徴状態とすることによって上記目的を達成して いる。

(央施例)

以下、この発明を移付図面に示す実施例にした がって詳細に説明する。 第5四は本発明にかかるリフレッシュ側側装置の主要部の一実施例を示したものであり、先の第1回および第2回に示したものと同じ構成要案については同一符号を付し、それらの説明は省略する。本実施例においても、ダイナミックメモリ1はパンクA、パンクB、パンクCおよびパンクDの4パンク構成であるとする。

 の第2図に示した従来装録と同様、これらの部分 が動作することによってダイナミックメモリ1の 統出し、替込み等のためのパンク選択側部が行わ れる。

次に、デコーダ11より出力されるパンク選択 信号Ba、Bb、Bc はパンクアドレスラッチ30 の各ラッチ30-B,30-C,30-Dにそれ ぞれ入力される。とこでパンクアドレスラッチ30 は一斉リセット信号RSTの入力によって全ての ラッチ30-B,30-C,30-Dが一斉にり セットされ、眩リセットが解除された後各ラッチ 30-B, 30-C, 30-Dは前配各パンク選 択信号 Ba, Bb, Bcの1番目の立下がりのみ を各別にラッチし、眩ラッチ内容を次のリセット 信号 R S T が入力されるまで保持するよう動作す る。とれらラッチ30-B,30-C,30-D の各出力は約理務ゲート51,52.53の各一 方の入力端子に入力され、ことでリフレッシュタ イマ5 (第1図参照)から出力されるリフレッシ ュ要求信号RFBRとの論理情がとられる。論理

欲ゲート51,52,53の各出力は前記論理和ゲート46,47,48をそれぞれ介してダイナミックメモリ1の前記行アドレスストローブ端子RAS1,RAS3にそれぞれ供給される。パンクAの行アドレスストローブ端子RAS1の付けフレッシェ要求信号RFSHが論型和ゲート45のみを介して供給される。本実施例要促では、これらの部分が励作することによって、ダイナミックメモリ1のリフレッシュ制御が行われる。

次に、上記夹施例装置によるリフレッシュ動作 例を第6 図に示すフローチャートにしたがって具 体的に説明する。

電源が投入されると、リセット信号RSTが入力されパンクアドレスラッチ30の各ラッチ内容は一斉にリセットされる。この後、このリセット動作が解除されることによってパンクアドレスラッチ30はラッチ可能状態となり、デコーダ11から出力される各パンク選択信号Ba~Bcの1番目の立下がりを各別にラッチできる状態となる。前述したよ

うに、との立下がりが一旦ラッチされると**設ラッ** チ内容は次のリセット信号RSTが入力されるま で保算される。

この後、メモリ1に対して審込み要求が発生すると、このアクセスはシリアルアドレスアクセスであるかあるいはランダムアドレスアクセスであるかが検索される。まず、シリアルアドレスアクセスである場合の動作について説明する。ダイナミックメモリ1のパンクはパンクA、パンクB、パンクC、パンクDの順序にしたがってアクセスされるとする。

パンクAに対する書込み動作が開始される前に、パンクAに対応した拡張アドレス信号A16,A17がデコーダ11に入力され、デコーダ11は該信号A16,A17をデコードする。この結果パンクAに対するパンク選択信号Baのみが論理レベルでロウレベルとなる。パンクアドレスラッチ30のラッチ30-Bはこの立下がりをラッチし、このラッチ内容を次のリセット信号RSTが入力されるまで保持する。これにより、パンクアドレスラ

ッチ30のラッチ30-Bの出力のみが論理レベ ルでロウレベルとなり、リフレッシュ要求佰号R FSHが入力されたときのみに論理様ゲート51 の論理療が成立し、該論理験ゲート51のロウ出 力を論理和ゲート46を介してパンクBの行アド レスストローブ端子RASIに供給することがで きる。他方、パンクAの行アドレスストローブ端 子RASOにはリフレッシュ要求信号RPSHが 論理和ゲート45のみを介して供給されるように なっている。すなわち、との時点ではパンク∧お よびパンクBについてリフレッシュ動作を行わし 得る状態となっている。この状態で、パンクAに 対する当該各込み要求が、パンクAについての投 初の容込み要求であるか否かを検索する。最初の **容込み要求である場合、まずリフレッシュ要求信** 号RFSHを適宜入力することでパンクAおよび パンクBに対して8回程のリフレッシュダミーサ イクルを実行する。とのダミーサイクルが終了す ることによって、パンクAおよびパンクBの全ア ドレス領域は書込み可能な状態となる。一般に、

電放入後システムが録動し得る状態となるまでに数10ミリ砂は必要とするので、その間に上記リフレッシュダミーサイクルは終了しており、上記に伴なう待ち時間は突質上発生しないこととなる。この後、RAS信号、でAS信号、WE信号、アドレス信号 A ← − 15 等が適宜加えられることによって、パンク A に対する登込み、試出しを行うアクセス動作がアドレス順序にしたがって行われていく。このパンク A に対するメモリアクセス期間においては、15.6 α ε ごとに行われる通常のRAS オンリーリフレッシュ動作が実行されているが、この場合リフレッシュされるのはパンク A およびパンク B の両方である。

次にパンクAに対するアクセスが終了し、アクセスはパンクBに移行したとする。この際、パンクBについては、パンクAに対するメモリアクセス期間に既にRABオンリーリフレッシュ動作によるダミーサイクルが実行されており、新たにダミーサイクルを経過させることなくメモリは軽込み可能な状態となっている。したがって、パンク

Bについてのダミーサイクルに伴なう待ち時間は 発生せず、パンクBに対して直ちにアクセス動作 を開始するととができる。パンクBに対応した拡 張アドレス信号A15,A17 がデコーダ11に入力 され、デコーダ11はこの A10, A17をデコード する。との結果、パンクBに対するパンク選択信 号Bbが陰型レベルでロウレベルとなる。パンク ナドレスラッチ30のラッチ30-Cはこの立下 がりをラッチし、このラッチ内容をリセット信号 B B T が入力されるまで保持する。なお、この時 点において一斉リセット信号RSTは未だ入力さ れないため、パンクBに対応したラッチ30-B のラッチ内容は依然ロウレベルを保持している。 したがって、パンクアドレスラッチ30のラッチ 30-Bおよび30-Cの出力が論理レベルでロ ウレベルを維持し、リフレッシュ要求信号RPBH が入力されたときには論理欲ゲート51および52 の論理機が成立し、リフレッシュ要求信号BFSH および論理様ゲート51および52のロウ出力は 論理和ゲート45,46および47をそれぞれ介

することによってパンクA、パンクBおよびパンクCの行アドレスストローブ端子RASO、BA
BIおよびRAS2にそれぞれ供給することができる状態となる。すなわち、この時点ではパンクA、パンクBおよびパンクCに対してリフレッシュ動作を行わし得る状態となっている。前述したように、この時点にパンクBは既に番込み可能な状態となっており、この後、RAS信号、でAS信号、アドレス信号A・- 16 等が適宜加えられることによってパンクBに対するアクセス動作がアドレス服序にしたがって行われていく。このパンクBに対するメモリアクセス期間に行われる通常のBASオンリーリフレッシュ動作はパンクBだけでなく既にアクセスしたパンクAおよび次にアクセスするパンクCに対しても実行される。

次にパンクBに対するアクセスが終了し、アクセスはパンクCに移行したとする。この際、パンクCにお行いたとする。この際、パンクCについては、パンクBに対するメモリアクセス期間に既にTATオンリーリフレッシュ動作によるダ

ミーサイクルが契行されており、新た化ダミーサ イクルを経過させることなくメモリは甞込み可能 な状態となっている。 したがって、パンクCにつ いてのダミーサイクルに伴なう待ち時間は発生せ ず、パンクCに対して直ちにアクセス動作を開始 することができる。パンクCに対応した拡張アド レス信号 Ais, Air がデコーダ11に入力され、 デコーダ11はこの A14, A17 をデコードする。 この結果、パンク Cに対するパンク選択信号 B c が論理レベルでロウレベルとなる。パンクアドレ スラッチ30のラッチ30-Dはこの立下がりを ラッチし、このラッチ内容をリセット信号RST·· が入力されるまで保持する。なお、この時点にお いて一斉リセット信号RSTは未だ入力されない ため、パンクBおよびパンクCにそれぞれ対応し たラッチ30-Bおよび30-Cのラッチ内容は 依然ロウレベルを保持している。したがって、パ ンクアドレスラッチ 3 0 のラッチ 3 0 - B , 3 0 - C および 3 0 - D の出力が論理レベルでロウレ ベルを維持し、リフレッシュ要求信号RFSHが

入力されたときには論理療ゲート51,52およ び53の論理積が成立し、リフレッシュ 要求信号下 F8Hおよび論理様ゲート51,52および53のロ ウ出力は論理和ゲート45,46,47および48 .をそれぞれ介することによってパンク▲,パンク B、パンクCおよびパンクDの行アドレスストロ - ブ端子RASO, RASI, RAS2およびR A B 3 にそれぞれ供給することができる状態とな る。すなわち、この時点ではパンクA,パンクB, . パンクCおよびパンクDに対してリフレッシュ動 作を行わし得る状態となっている。前述したよう に、この時点にパンクCは既に容込み可能な状態 となっており、Cの後、RAS借号, CAS信号. WE信号、アドレス信号Ao-1s 等が適宜加えら れることによってパンクCに対するアクセス動 作がアドレス順序にしたがって行われていく。こ のパンクでに対するメモリアクセス期間に行われ る通常のRASオンリーリフレッシュ動作はパン ·クロだけでなく既にアクセスしたパンクA , パン クBおよび次にアクセスするパンクDに対しても

災行される。

大に、パンクでに対するアクセスが終了しアク セスはパンクDに移行したとする。この場合も前 記回様にして、パンクDに対するダミーサイクル は既に終了しており、ダミーサイクルに伴なう待 ち時間は発生しない。また、この時点において一 斉リセット信号RBTは未だ入力されないため、 パンク D に対するメモリアクセス期間に行われる 通常のRASオンリーリフレッシュ助作はパンク Dだけではなく既にアクセスしたパンクA、パン クB、パンクCについても行われる。との際、次 に使用するパンクが存在する場合は、勿論そのパ ンクについてもリフレッシュ助作が契行される。 そして、ダイナミックメモリ1に対するアクセス が終了した時点において、一斉リセット倡号がパ ンクアドレスラッチ30に入力され、この結果、 ダイナミックメモリ1に対するリフレッシュはパ ンクAを除いて不可能な状態となる。

すなわち、この実施例ではパンクA、パンクB、 パンクC、パンクDの順序にしたがったパンクの

使用状態に対応して、現在使用中のバンクおよび 既に使用したパンクおよび次に使用するパンクに ついてリフレッシュ動作を行わせるようにした。 したがって、常に全パンクを一括してリフレッシュする従来方式に比べてリフレッシュ時の前費馆 力を大幅に削破することができるとともに、リフレッシュ動作をパンク単位に分割したことによっ て生じるグミーサイクル時の待ち時間がなくなら、 効率良いメモリアクセス動作を行うことができる。

ととろで、メモリ1に対するアクセスがランダムアドレスアクセスである場合は、パンクA、パンクB、パンクCおよびパンクDが全て選択状態となるようデコーダ11からはパンク選択信号Ba。Bb,Bcが全て送出される。とれにより、パンクアドレスラッチ30の出力は全てロウレベルとなり、各パンクは全てリフレッシュ可能状態となる。そして、リフレッシュ要求信号RFSHを適宜入力するととで全てのパンクにリフレッシュグミーサイクルを経過させ、この結果、全パンクが啓込み可能な状態となる。この後の通常のリフレ

ッシュ動作は全てのパンクが選択状態にあるため、 全てのパンクが一括してリフレッシュされる。

なお、上述した実施例においては、負論理で回路を構成したが、正論理あるいは正論理と負論理との組合わせで回路を構成してもよいことは勿論である。

ととろで、本発明は上記実施何装似に限るわけではない。要は、ダイナミックメモリに対するパンク選択状態に対応して現在選択中のパンクおよび既に選択されたパンクおよび次に選択するパンクに対してリフレッシュ動作が行われるよう装置を構成すればよいのである。

(発明の効果)

以上説明したように、この発明にかかるダイナミックメモリのリフレッシュ制御方法および装置によれば、既に使用したパンクおよび使用中のパンクのみならず次に使用するパンクについてリフレッシュ動作を実行するようにしたために、リフレッシュ時の電力消費を低減させてこれに伴なうノイズ発生を抑制することができるとともに、ダ

ミーサイクル時間に伴なう待ち時間がなくなり効 率良いメモリアクセス動作を行わし初るという優れた効果を突する。

4. 図面の簡単な説明

第1図は一般的なダイナミックメモリのアクセス装図の一例を示すプロック図、第2図は従来のRASデコーダの回路構成図、第3図は一般的なRASオンリーリフレッシュタイミングを示すタイムチャート、第4図は一般的なダイナミックメモリの消費電流特性を示すグラフ、第5図はこの発明の主要部の一実施例を示す回路構成図、第6図は第5図に示した実施例の動作例を示すフローチャートである。


1 - ダイナミックメモリ、2 - C P U、3 …マルチプレクサ、4 - リフレッシュアドレスジェネレータ、5 - リフレッシュタイマー、6 - アーピッタ、7 - タイミングジェネレータ、8 - W E パッファ、9 - C A B パッファ、10 - R A 8 デコーダ、11 - デコーダ、20 - ラッチ、30 - パ

ンクアドレスラッチ


出國人代理人 木 村 髙 久




第1図




第2図



PO A0





-576-